• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    本發明提供一種能夠極力廢除假處理的基板處理時間設定方法。依據在其他基板處理裝置11的電漿處理之預計結束時刻，計算下批往該基板處理裝置11的預計供給時刻，並計算本批的全部晶圓之電漿處理的預計結束時刻，依據下批的預計供給時刻及本批的電漿處理之預計結束時刻，計算本批的全部晶圓之電漿處理結束後之接續預計閒置時間，當預計閒置時間在須有假處理之閒置時間以上時，將輔助閒置時間追加設定到本批的未處理之各晶圓的電漿處理之間。
    公开号:TW201316428A
    申请号:TW101121159
    申请日:2012-06-13
    公开日:2013-04-16
    发明作者:Shinji Wakabayashi
    申请人:Tokyo Electron Ltd；
    IPC主号:H01L21-00
    专利说明:
    基板處理時間設定方法及記憶媒體
    本發明係關於基板處理時間設定方法及記憶媒體。
    在對於作為基板的半導體設備用晶圓(以下簡稱「晶圓」)施加電漿處理，例如施加乾蝕刻處理或成膜處理的基板處理裝置中，係將多片晶圓構成的1批(lot)晶圓，例如25片，容納於1個容器(載體)來供給。又，在基板處理裝置係從供給載體取出晶圓並單片地對於各晶圓施加電漿處理。
    為了製造半導體設備，必須對晶圓施加各種類的電漿處理，無法在1個基板處理裝置對於晶圓施加所須的全部電漿處理。所以，在某個基板處理裝置對於晶圓施加某些種類的電漿處理之後，在其他基板處理裝置對於該晶圓施加其他某些種類的電漿處理。各晶圓在基板處理裝置間移動時，係容納於載體而以批為單位移動。
    各基板處理裝置對於晶圓施加的既定電漿處理之種類不同，所以在各基板處理裝置對於1批的全部晶圓施加既定電漿處理用的所須時間不同。所以，有些狀況下，負責半導體設備製造程序中的後半程序的基板處理裝置，必須在待機(閒置)狀態直到負責前半程序的負責基板處理裝置中1批的全部晶圓之電漿處理結束。
    閒置狀態期間，在基板處理裝置的製程模組中未進行電漿處理，所以製程模組之處理室內的狀態從最適於既定電漿處理的狀態產生改變。閒置狀態過長時，有些情況下處理室內的狀態改變成不適合既定電漿處理的狀態，所以在供給下批的載體並對於該載體的各晶圓施加既定電漿處理之前，先將假晶圓搬入到處理室內對於該假晶圓施加類似於既定電漿處理的假處理，使處理室內的狀態改變成適合既定電漿處理的狀態。又，是否執行假處理係依據成為閒置狀態的時間是否超過既定時間來判斷(例如參考專利文獻1。)。 【先前技術文獻】 【專利文獻】
    專利文獻1：日本特開2006-121030號公報
    但是，假處理在本質上係不必要的處理，例如有即使執行次數很少也會降低處理量之問題，又，假處理必須有假晶圓，所以有導致成本增加之問題。
    本發明之目的在於提供一種可極力廢除假處理的基板處理時間設定方法及記憶媒體。
    為達成上述目的，申請專利範圍第1項之基板處理時間設定方法，係用在對於包含多片基板的1批該基板單片地施加既定處理之基板處理裝置中，其特徵在於包含以下步驟：第1計算步驟，在該基板處理裝置中，計算於包含現在正施加該既定處理的該基板之第1批的供給後，供給至該基板處理裝置的第2批之預計供給時刻；第2計算步驟，計算該第1批的全部該基板之該既定處理的預計結束時刻；第3計算步驟，依據該計算的預計供給時刻及該計算得之預計結束時刻，計算在該基板處理裝置中的該第1批的全部該基板的該既定處理結束後之接續待機時間，即預計待機時間；判定步驟，判定該計算得之預計待機時間是否長於須要假處理之基準待機時間；以及追加設定步驟，於該計算得之預計待機時間係在該基準待機時間以上時，將輔助待機時間追加設定至該第1批中未處理之各該基板的該既定處理之間。
    申請專利範圍第2項之基板處理時間設定方法，係如申請專利範圍第1項之基板處理時間設定方法，其更包含以下步驟：其他判定步驟，判定在該追加設定步驟中追加設定該輔助待機時間時的該第1批的全部該基板之該既定處理結束後之接續待機時間，即其他待機時間，是否長於該基準待機時間；刪除步驟，於該其他待機時間係在該基準待機時間以上時，刪除該追加設定的輔助待機時間。
    申請專利範圍第3項之基板處理時間設定方法，係如申請專利範圍第1或2項之基板處理時間設定方法，其中，該設定的全部該輔助待機時間係相同長度。
    申請專利範圍第4項之基板處理時間設定方法，係如申請專利範圍第1至3項中任一項之基板處理時間設定方法，其中，於其他基板處理裝置中該第2批中的最初之該基板的其他既定處理結束時，執行該第1計算步驟並計算供給至該基板處理裝置的第2批之預計供給時刻。
    申請專利範圍第5項之基板處理時間設定方法，係如申請專利範圍第1至4項中任一項之基板處理時間設定方法，其中，該輔助待機時間的長度短於該基準待機時間。
    為了達成上述目的，申請專利範圍第6項之記憶媒體，可在電腦進行讀取，其容納有程式，用以使電腦執行在對於包含多片基板的1批該基板單片地施加既定處理的基板處理裝置中的基板處理時間設定方法，其特徵在於，該基板處理時間設定方法包含以下步驟：第1計算步驟，在該基板處理裝置中，計算於包含現在正在施加該既定處理的該基板之第1批的供給後，供給至該基板處理裝置的第2批之預計供給時刻；第2計算步驟，計算該第1批的全部該基板之該既定處理的預計結束時刻；第3計算步驟，依據該計算的預計供給時刻及該計算得之預計結束時刻，計算在該基板處理裝置中的該第1批的全部該基板的該既定處理結束後之接續待機時間，即預計待機時間；判定步驟，判定該計算得之預計待機時間是否長於須要假處理之基準待機時間；以及追加設定步驟，於該計算得之預計待機時間係在該基準待機時間以上時，將輔助待機時間追加設定至該第1批中未處理之各該基板的該既定處理之間。
    申請專利範圍第7項之記憶媒體，係如申請專利範圍第6項之記憶媒體，其中，該基板處理時間設定方法更包含以下步驟：其他判定步驟，判定在該追加設定步驟中追加設定有該輔助待機時間時的該第1批的全部該基板之該既定處理結束後之接續待機時間，即其他待機時間，是否長於該基準待機時間；刪除步驟，於該其他待機時間係在該基準待機時間以上時，刪除該追加設定的輔助待機時間。
    依據本發明，在基板處理裝置中，依據於包含現在正在施加既定處理的基板之第1批的供給後供給至基板處理裝置的第2批之預計供給時刻，及第1批的全部基板之既定處理得預計結束時刻，來計算基板處理裝置中的第1批的全部基板之既定處理結束後之接續待機時間，即預計待機時間，當計算得之預計待機時間係在須有假處理之基準待機時間以上時，將輔助待機時間追加設定至第1批中的未處理之各基板的既定處理之間，所以能推遲第1批的全部基板之既定處理的結束時刻，藉此，能使實際的待機時間短於基準待機時間。其結果，能極力廢除假處理。(實施發明之最佳形態)
    以下參照圖式說明本發明之實施形態。
    圖1係用以說明執行本實施形態之基板處理時間設定方法的基板處理裝置及相關裝置之俯視圖。
    圖1中，半導體設備製造工廠的無塵室10內，配置有6個基板處理裝置11、儲藏多數載體12的儲藏體13、沿連將各基板處理裝置11及儲藏體13附近予以連結的導軌14而移動的OHT(Overhead Hoist Transport，天車運送)等AMHS(Automated Material Handing System，自動物料搬運系統)15。又，各基板處理裝置11、儲藏體13及AMHS15藉由有線或無線方式而與主電腦(Host computer)(未圖示)連接成可通信。
    1個載體12容納有由多片晶圓構成的1批晶圓，例如為25片。各載體12藉由AMHS15而在儲藏體13及各基板處理裝置11之間搬運，搬入至各基板處理裝置11後，藉由該基板處理裝置11對於載體12所容納的各晶圓施加電漿處理，例如乾蝕刻處理或成膜處理。
    各基板處理裝置11設有：3個裝載口16，接收搬入的載體12；1個裝載模組17，從該裝載口16接收的載體12取出晶圓，並且將已施加電漿處理的晶圓容納至載體12；運送模組19，連接設於該裝載模組17，在裝載模組17及後述製程模組18之間搬運晶圓；製程模組18，設置成圍繞該運送模組19周圍，將各晶圓容納至處理室並對於該晶圓施加電漿處理；以及控制器(未圖示)，控制各模組的動作。
    在基板處理裝置11中，從載體12取出未處理的晶圓之後，從裝載口16經由裝載模組17及運送模組19單片地搬運至製程模組18的處理室，處理後的晶圓單片地從製程模組18的處理室經由運送模組19及裝載模組17而搬運至裝載口16之後，容納至載體12。
    對於各晶圓施加電漿處理並將1批處理後的晶圓容納至載體12時，該載體12從基板處理裝置11搬出，其後藉由AMHS15而搬入下一程序之對於各晶圓施加電漿處理的基板處理裝置11。所以，係在一個基板處理裝置11中對於多批的各晶圓重複施加相同的電漿處理。
    但是，各基板處理裝置11對於晶圓施加的電漿處理種類不同，所以在各基板處理裝置11中用來將電漿處理施加至1批的全部晶圓所須的時間不同，有些情況下，即使於包含現在正在施加電漿處理的晶圓之批(以下稱「本批」。)(第1批)的全部晶圓之電漿處理結束後，也沒有供給在本批之後待供給的批(以下稱「下批」。)(第2批)。此種情況，本批的全部晶圓之電漿處理結束後，基板處理裝置11的各製程模組18不對於晶圓施加電漿處理，成為待機(閒置)狀態。
    圖2係用以說明閒置時間之時序圖。另，圖2中水平方向對應於時間經過。
    圖2中，某個基板處理裝置11中，在本批中重複各晶圓的電漿處理及在載體12至製程模組18的處理室之間的晶圓之搬出搬入(圖中以「交換」表示。)而對於本批的全部晶圓施加電漿處理之後，藉由AMHS15從基板處理裝置11搬出容納有1批的處理後的晶圓之載體12(圖中以「本批C搬出」表示。)。
    其後，藉由AMHS15將容納有下批的晶圓之載體12搬入至該基板處理裝置11(圖中以「下批C搬入」表示。)，但並非立刻對於下批的各晶圓施加電漿處理，首先基板處理裝置11的控制器將所搬入的載體12之識別編號連絡給主電腦，詢問對於該載體12的各晶圓施加的電漿處理內容(圖中以「CID確認」表示。)。
    其次，主電腦決定對應於所連絡的識別編號之電漿處理內容等，連絡給基板處理裝置11的控制器(圖中以「PJ等決定」表示。)，接收到電漿處理內容等連絡的控制器，控制各模組的動作，首先將下批的最初晶圓從載體12搬入至製程模組18的處理室對於該晶圓施加電漿處理，其後重複各晶圓之電漿處理及在載體12至製程模組18的處理室之間的晶圓搬出搬入(圖中以「交換」表示。)。
    在本實施形態中，係將搬出容納有本批之處理後的晶圓之載體12之後起到對於下批的最初晶圓施加電漿處理為止的時間，即基板處理裝置11的各製程模組18不對於晶圓施加電漿處理的時間，定義為「閒置時間」(待機時間)。
    閒置時間中，各製程模組18中不執行電漿處理，所以處理室內的狀態從最適於電漿處理的狀態產生變化，閒置時間越長則處理室內的狀態越靠近不適於電漿處理的狀態。所以當閒置時間比起處理室內的狀態會變化成不適於電漿處理的狀態之時間(以下稱「須有假處理之閒置時間」。)(基準待機時間)更長時，為了使處理室內的狀態改變成適於電漿處理的狀態，而在各製程模組18的處理室中進行假處理。
    圖3係用以說明假處理之時序圖。另，圖3中水平方向亦對應於時間經過。
    圖3中，閒置時間長於須有假處理之閒置時間，但此種情況，容納有下批的晶圓之載體12搬入至基板處理裝置11之後，並非經過CID確認或PJ等決定而立刻對於下批的最初晶圓施加電漿處理，首先，將不能用於半導體設備製造的假晶圓從基板處理裝置11外部搬入至各製程模組18的處理室(圖中以「假搬入」表示。)，並將與從主電腦接收到連絡的電漿處理之內容類似的內容之假處理施加至搬入的假晶圓(圖中「假處理」以示。)。藉此，處理室內的狀態改變成適於電漿處理的狀態。
    其次，將下批的最初晶圓搬入至製程模組18的處理室並對於該晶圓施加電漿處理，其後，重複各晶圓之電漿處理及在載體12至製程模組18的處理室之間的晶圓搬出搬入。
    此外，如上所述，假處理在本質上係不必要的處理，有可能降低處理量並且導致成本增加。
    在本實施形態中，因應於此，以極力縮短本批的全部晶圓之電漿處理的結束後之接續閒置時間的方式來設定本批中的各種處理之時間。
    圖4係顯示作為本實施形態之基板處理時間設定方法的閒置時間追加處理之流程圖。
    在圖4中，首先，其他基板處理裝置11的控制器計算其他基板處理裝置11中的下批之全部晶圓的電漿處理之預計結束時刻並連絡給主電腦，其中，該其他基板處理裝置11係將比該基板處理裝置11對於各晶圓施加的電漿處理更之前的程序之電漿處理施加至各晶圓。
    其次，主電腦依據已連絡的其他基板處理裝置11中的預計結束時刻，計算下批往該基板處理裝置11的預計供給時刻(步驟S41)(第1計算步驟)，並將該計算的預計供給時刻連絡給該基板處理裝置11的控制器。
    其次，該基板處理裝置11的控制器計算本批的全部晶圓之電漿處理的預計結束時刻(步驟S42)(第2計算步驟)，再者，依據接收的下批之預計供給時刻及所計算的本批的電漿處理之預計結束時刻，計算本批的全部晶圓之電漿處理的結束後之接續預計閒置時間(預計待機時間)(步驟S43)(第3步驟)。
    圖5係用以說明預計閒置時間之時序圖。另，在圖5中水平方向亦對應於時間經過。
    如圖5所示，「預計閒置時間」相當於無論第2批的供給時刻而假設不進行假處理時的，從搬出容納有本批之處理後的晶圓之載體12之後直到對於下批的最初晶圓施加電漿處理為止的時間。
    回到圖4，該基板處理裝置11的控制器判定預計閒置時間是否長於須有假處理之閒置時間(步驟S44)(判定步驟)。
    步驟S44的判定結果，當預計閒置時間短於須有假處理之閒置時間時，例如圖2所示，基板處理裝置11的控制器不改變本批之未處理的各晶圓之電漿處理開始時刻或各晶圓搬入出入的開始時刻，並結束本處理。
    另一方面，預計閒置時間係在須有假處理之閒置時間以上時，如圖6所示，將輔助閒置時間(輔助待機時間)追加設定至本批的未處理之各晶圓的電漿處理之間，更具體而言，係在某個未處理晶圓的電漿處理結束並從製程模組18的處理室搬出(圖中以「搬出」表示。)後直到下一未處理晶圓搬入至製程模組18的處理室(圖中以「搬入」表示。)之間(步驟S45)(追加設定步驟)。輔助閒置時間設定為本批的未處理晶圓之片數減1之數。各輔助閒置時間係相同長度，並設定成短於須有假處理之閒置時間。又，各輔助閒置時間設定成：使追加設定有該輔助閒置時間時的、搬出容納有本批之電漿處理後的晶圓之載體12的時刻(圖中「本批C搬出」的右端)不晚於下批的預計供給時刻(圖中「下批C搬入」的左端)。
    其次，計算在步驟S45追加設定有輔助閒置時間時的本批的全部晶圓之電漿處理的結束後之閒置時間(以下稱為「實際閒置時間」。)(其他待機時間)，基板處理裝置11的控制器，判定計算的實際閒置時間是否長於須有假處理之閒置時間(步驟S46)(其他判定步驟)。
    步驟S46的判定結果，當實際閒置時間係短於須有假處理之閒置時間時，結束本處理，另一方面，當實際閒置時間係在須有假處理之閒置時間以上時，將步驟S45中追加設定的各輔助閒置時間全部刪除(步驟S47)(刪除步驟)，如圖3所示，使閒置時間回到長於須有假處理之閒置時間的狀態並結束本處理。
    依據圖4的處理，預計閒置時間在須有假處理之閒置時間時，將輔助閒置時間追加設定至本批的未處理之各晶圓的電漿處理之間，所以可如圖6所示，推遲本批的全部晶圓之電漿處理的結束時刻，所以，能使實際的閒置時間短於須有假處理之閒置時間。其結果，能極力廢除假處理。
    又，在圖4的處理中，輔助閒置時間的長度短於須有假處理之閒置時間，所以能在本批的各晶圓之電漿處理中，確實地防止假處理成為必要。
    此外，在圖4的步驟S45追加設定有各輔助閒置時間時，只要實際的閒置時間在須有假處理之閒置時間以上，則必須執行假處理。亦即，在待機了各輔助閒置時間之外更執行假處理，無謂的延長處理時間。因應於此，在圖4的處理中，實際閒置時間係在須有假處理之閒置時間以上時，則將步驟S45追加設定的各輔助閒置時間全部刪除。藉此，能防止在待機了各輔助閒置時間之外更執行假處理，所以，能防止無謂地延長處理時間。
    在上述的圖4之處理中，追加設定的各輔助閒置時間係相同長度，但各輔助閒置時間不必為相同長度，只要各輔助閒置時間短於須有假處理之閒置時間，且實際閒置時間短於須有假處理之閒置時間即可，可自由設定各輔助閒置時間的長度。例如亦可如圖7所示，設定成越接近本批的最後晶圓，輔助閒置時間即越短。此時，能減少到下批的最初晶圓之電漿處理即將開始前的閒置時間之合計量，所以能對於下批的最初晶圓施加更穩定地電漿處理。
    又，在圖4的處理中，其他基板處理裝置11的控制器亦可在下批的最初晶圓之電漿處理(其他既定處理)結束時，計算其他基板處理裝置11中下批的全部晶圓之電漿處理的預計結束時刻並連絡主電腦，該主電腦依據所連絡的預計結束時刻來計算下批往該基板處理裝置11的預計供給時刻。藉此，可提早進行預計閒置時間之計算，以及進行所計算的預計閒置時間是否在須有假處理之閒置時間以上之判定。其結果，能以擁有時間上余裕的方式來追加設定輔助閒置時間。
    又，在圖4的處理中，主電腦計算下批往該基板處理裝置11的預計供給時刻，但該基板處理裝置11的控制器亦可從其他基板處理裝置11的控制器直接接收其他基板處理裝置11中之電漿處理的預計結束時刻，並依據該預計結束時刻來計算上述預計供給時刻。再者，在圖4的處理中，該基板處理裝置11的控制器計算預計閒置時間，但亦可主電腦從該基板處理裝置11的控制器接收本批的全部晶圓之電漿處理的預計結束時刻，並依據該預計結束時刻及下批的預計供給時刻來計算預計閒置時間，亦由主電腦進行預計閒置時間是否長於須有假處理之閒置時間之判定。
    以上已使用上述實施形態來說明本發明，但本發明並不限定於上述實施形態。
    本發明之目的，亦可藉由將記憶有實現上述實施形態之功能的軟體程式之記憶媒體供給至電腦等，由電腦的CPU讀出記憶媒體所儲存的程式來執行而達成。
    此時，從記憶媒體讀出的程式本身實現上述實施形態之功能，而該程式及記憶有該程式的記憶媒體即構成本發明。
    又，就用以供給程式的記憶媒體而言，只要是例如RAM、NV-RAM、軟碟®、硬碟、磁光碟、CD-ROM、CD-R、CD-RW、DVD(DVD-ROM、DVD-RAM、DVD-RW、DVD+RW)等光碟、磁碟、非揮發性記憶卡、其他ROM等可以記憶上述程式之物即可。或者，上述程式亦可藉由從連接於網際網路、商業網路或區域網路等未圖式的其他電腦或資料庫等下載並供給至電腦。
    又，不僅是藉由電腦的CPU執行讀出的程式來實現上述實施形態之功能，亦包含依照該程式之指示而由CPU上運作的OS(作業系統)等來執行實際處理的一部分或全部，並藉由該處理來實現上述實施形態之功能的情況。
    再者，亦包含使從記憶媒體讀出的程式，寫入至插入在電腦的功能擴充卡或連接至電腦的功能擴充單元上所具有的記憶體之後，依據該程式的指示，由該功能擴充卡或功能擴充單元上所具有的CPU等來進行實際處理的一部分或全部，並藉由該處理來實現上述實施形態之功能的情況。
    上述程式的形態可係藉由目的碼、直譯器來執行的程式，亦可由供給至OS的腳本資料等形態構成。
    10‧‧‧無塵室
    11‧‧‧基板處理裝置
    12‧‧‧載體
    13‧‧‧儲藏體
    14‧‧‧導軌
    15‧‧‧AMHS
    16‧‧‧裝載口
    17‧‧‧裝載模組
    18‧‧‧製程模組
    19‧‧‧運送模組
    S41~S47‧‧‧步驟
    圖1係用以說明執行本發明實施形態之基板處理時間設定方法的基板處理裝置及相關裝置之俯視圖。
    圖2係用以說明閒置時間之時序圖。
    圖3係用以說明假處理之時序圖。
    圖4係顯示作為本實施形態之基板處理時間設定方法的閒置時間追加處理之流程圖。
    圖5係用以說明預計閒置時間之時序圖。
    圖6係用以說明輔助閒置時間的追加設定之時序圖。
    圖7係用以說明輔助閒置時間的追加設定之變形例之時序圖。
    S41~S47‧‧‧步驟
    权利要求:
    Claims (7)
    [1] 一種基板處理時間設定方法，係用在對於包含多片基板的1批該基板單片地施加既定處理之基板處理裝置中，其特徵在於包含以下步驟：第1計算步驟，計算：在該基板處理裝置中，於包含現在正施加該既定處理的該基板之第1批的供給後，供給至該基板處理裝置的第2批之預計供給時刻；第2計算步驟，計算該第1批的全部該基板之該既定處理的預計結束時刻；第3計算步驟，依據該計算得之預計供給時刻及該計算得之預計結束時刻，計算在該基板處理裝置中的該第1批的全部該基板之該既定處理結束後接續之待機時間，即預計待機時間；判定步驟，判定該計算得之預計待機時間是否長於須要假處理之基準待機時間；以及追加設定步驟，於該計算得之預計待機時間係在該基準待機時間以上時，在該第1批中未處理之各該基板的該既定處理之間追加設定輔助待機時間。
    [2] 如申請專利範圍第1項之基板處理時間設定方法，其更包含以下步驟：其他判定步驟，判定在該追加設定步驟中追加設定該輔助待機時間的情形時，該第1批的全部該基板之該既定處理結束後之接續待機時間，即其他待機時間，是否長於該基準待機時間；刪除步驟，於該其他待機時間係在該基準待機時間以上時，刪除該追加設定的輔助待機時間。
    [3] 如申請專利範圍第1或2項之基板處理時間設定方法，其中，該設定的全部該輔助待機時間係相同長度。
    [4] 如申請專利範圍第1至3項中任一項之基板處理時間設定方法，其中，於其他基板處理裝置中，在該第2批中的最初之該基板的其他既定處理結束時，執行該第1計算步驟並計算供給至該基板處理裝置的第2批之預計供給時刻。
    [5] 如申請專利範圍第1至4項中任一項之基板處理時間設定方法，其中，該輔助待機時間的長度短於該基準待機時間。
    [6] 一種記憶媒體，可在電腦進行讀取，其容納有程式，用以使電腦執行在對於包含多片基板的1批該基板單片地施加既定處理的基板處理裝置中的基板處理時間設定方法，其特徵在於，該基板處理時間設定方法包含以下步驟：第1計算步驟，計算：在該基板處理裝置中，於包含現在正施加該既定處理的該基板之第1批的供給後，供給至該基板處理裝置的第2批之預計供給時刻；第2計算步驟，計算該第1批的全部該基板之該既定處理的預計結束時刻；第3計算步驟，依據該計算得之預計供給時刻及該計算得之預計結束時刻，計算在該基板處理裝置中的該第1批的全部該基板之該既定處理結束後接續之待機時間，即預計待機時間；判定步驟，判定該計算得之預計待機時間是否長於須要假處理之基準待機時間；以及追加設定步驟，於該計算得之預計待機時間係在該基準待機時間以上時，在該第1批中未處理之各該基板的該既定處理之間追加設定輔助待機時間。
    [7] 如申請專利範圍第6項之記憶媒體，其中，該基板處理時間設定方法更包含以下步驟：其他判定步驟，判定在該追加設定步驟中追加設定該輔助待機時間的情形時，該第1批的全部該基板之該既定處理結束後之接續待機時間，即其他待機時間，是否長於該基準待機時間；刪除步驟，於該其他待機時間係在該基準待機時間以上時，刪除該追加設定的輔助待機時間。
    类似技术:
    公开号 | 公开日 | 专利标题
    TWI538080B|2016-06-11|基板處理時間設定方法及記憶媒體
    JP4828503B2|2011-11-30|基板処理装置、基板搬送方法、コンピュータプログラムおよび記憶媒体
    JP5187274B2|2013-04-24|基板処理装置、基板処理方法及び記憶媒体
    JP4073186B2|2008-04-09|基板処理装置のスケジュール作成方法及びそのプログラム
    JP2001189363A|2001-07-10|半導体装置製造設備およびその制御方法
    JP2008034746A|2008-02-14|塗布、現像装置、その方法及び記憶媒体
    KR20110037896A|2011-04-13|기판 처리 장치, 기판 처리 방법 및 기억 매체
    KR20100129211A|2010-12-08|기판 처리 장치, 기판 처리 방법 및 기억 매체
    TWI232389B|2005-05-11|Tank scheduling optimization for replicated chemical in a semiconductor manufacturing wet bench
    JP2010045190A|2010-02-25|加熱システム、塗布、現像装置及び塗布、現像方法並びに記憶媒体
    TWI626703B|2018-06-11|轉移系統
    JP2016208004A|2016-12-08|基板処理方法、基板処理システム及び基板処理装置
    US20080202260A1|2008-08-28|Scheduling method and program for a substrate treating apparatus
    JP5348290B2|2013-11-20|基板処理装置、基板処理方法及び記憶媒体
    JPH11163087A|1999-06-18|基板処理装置及び搬送スケジューリング方法
    JP2008270800A|2008-11-06|縦型炉半導体製造システム及びそれを使用するロット単位ウェハ運送処理方法
    TWI609443B|2017-12-21|Processing method and processing device
    JP6113670B2|2017-04-12|基板処理装置、その運用方法及び記憶媒体
    JP4657528B2|2011-03-23|処理システムおよび処理方法
    JPH10261613A|1998-09-29|基板処理装置
    JP5448682B2|2014-03-19|基板処理システム及びその制御方法
    WO2021112022A1|2021-06-10|基板処理装置および基板処理方法
    JP3960761B2|2007-08-15|基板処理装置のスケジュール作成方法及びそのプログラム
    JP2009238916A|2009-10-15|基板処理装置のスケジュール作成方法及びそのプログラム
    WO2016167105A1|2016-10-20|基板処理方法、基板処理システム及び基板処理装置
    同族专利:
    公开号 | 公开日
    KR101723264B1|2017-04-04|
    JP5813389B2|2015-11-17|
    US20140188267A1|2014-07-03|
    KR20140031949A|2014-03-13|
    WO2012176914A1|2012-12-27|
    US9389607B2|2016-07-12|
    JP2013008834A|2013-01-10|
    TWI538080B|2016-06-11|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    US5943230A|1996-12-19|1999-08-24|Applied Materials, Inc.|Computer-implemented inter-chamber synchronization in a multiple chamber substrate processing system|
    JP2001351964A|2000-06-09|2001-12-21|Nec Corp|半導体製造ラインの搬送制御システム及び方法並びに記録媒体|
    JP3660582B2|2000-12-04|2005-06-15|株式会社日立製作所|プラズマエッチング処理装置|
    US7139631B2|2003-03-12|2006-11-21|Asml Holding N.V.|Method and system to compensate for scanner system timing variability in a semiconductor wafer fabrication system|
    US20050233477A1|2004-03-05|2005-10-20|Tokyo Electron Limited|Substrate processing apparatus, substrate processing method, and program for implementing the method|
    JP5080724B2|2004-03-05|2012-11-21|東京エレクトロン株式会社|基板処理装置、基板処理方法、及びプログラム|
    JP4353903B2|2005-01-07|2009-10-28|東京エレクトロン株式会社|クラスタツールの処理システム|
    JP4646941B2|2007-03-30|2011-03-09|東京エレクトロン株式会社|基板処理装置及びその処理室内の状態安定化方法|
    JP2011091334A|2009-10-26|2011-05-06|Ulvac Japan Ltd|基板処理装置|US5250421A|1986-01-03|1993-10-05|Genetics Institute, Inc.|Method for producing factor VIII:C-type proteins|
    JP2014116545A|2012-12-12|2014-06-26|Tokyo Electron Ltd|基板処理装置|
    JP6244131B2|2013-07-29|2017-12-06|株式会社日立国際電気|基板処理装置及びその制御方法、並びにプログラム|
    JP2016103496A|2014-11-27|2016-06-02|株式会社日立ハイテクノロジーズ|プラズマ処理装置|
    DE102015211941A1|2015-06-26|2016-12-29|Zf Friedrichshafen Ag|Verfahren und Vorrichtung zur Reduzierung eines Energiebedarfs einer Werkzeugmaschine und Werkzeugmaschinensystem|
    US10438828B2|2016-10-03|2019-10-08|Applied Materials, Inc.|Methods and apparatus to prevent interference between processing chambers|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    JP2011140459A|JP5813389B2|2011-06-24|2011-06-24|基板処理時間設定方法及び記憶媒体|
    [返回顶部]